DSPIC30F5011-30I/PT
Trajtoj Alt-Efikeca Modifita RISC CPU
1.Modifita Harvard-arkitekturo
2.C-kompililo optimumigita arkitekturo de instrukcioj
3.Flexible alparolado reĝimoj
4.83 bazaj instrukcioj
5.24-bitaj larĝaj instrukcioj, 16-bita larĝa datumvojo
6.66 Kbajtoj sur-blata Flash-programa spaco
7.4 Kbajtoj da sur-blata datuma RAM
8.1 Kbajtoj da nevolatilaj datumoj EEPROM
9.16 x 16-bita laborregistra tabelo
10. Ĝis 30 MIPS-operacio:
- DC ĝis 40 MHz ekstera horloĝo enigo
- 4 MHz-10 MHz oscilatoro enigo kun
PLL aktiva (4x, 8x, 16x)
Ĝis 41 interrompaj fontoj
- Ok uzant-elekteblaj prioritatniveloj
- Kvin eksteraj interrompaj fontoj
- Kvar procesoraj kaptiloj
Trajtoj de DSP
1.Dual-datumo preni
2.Modulo kaj Bit-Reversitaj modoj
3.Du 40-bitaj larĝaj akumuliloj kun laŭvola
satura logiko
4.17-bita x 17-bita unucikla aparataro frakcie/
entjera multiplikisto
5.Ĉiuj DSP-instrukcioj estas unuopaj cikloj
- Operacio Multipli-Akumulo (MAC).
6.Single ciklo ±16 deĵoro
Ekstercentraj Trajtoj
1.Alt-kurenta lavujo/fonto I/O-pingloj: 25 mA/25 mA
2.Kvin 16-bitaj temporiziloj/nombriloj;laŭvole pariĝi
16-bitaj tempigiloj en 32-bitajn tempigilo-modulojn
3.16-bit Kapti enigfunkciojn
4.16-bitaj Komparu/PWM-eligfunkcioj
5.Data Konvertilo-Interfaco (DCI) subtenas komunan
audiokodekprotokoloj, inkluzive de I2S kaj AC'97
6.3-drataj SPI-moduloj (subtenas kvar Frame-reĝimojn)
7.I2C™-modulo subtenas Multi-Master/Slave-reĝimon
kaj 7-bita/10-bita adresado
8.Two adreseblaj UART-moduloj kun FIFO-bufroj
9.Du CAN-busaj moduloj konformaj al CAN 2.0B-normo
Analoga Trajtoj
1.12-bita Analog-al-Cifereca Konvertilo (ADC) kun:
- 200 ksps konvertiĝo
- Ĝis 16 enirkanaloj
- Konvertiĝo havebla dum Dormo kaj Neaktiva
2. Programebla Malalttensia Detekto (PLVD)
3.Programebla Bruna-ekstere Detekto kaj Restarigi generacio
Specialaj Mikroregilaj Trajtoj:
4. Plibonigita memoro de Flash-programo:
- 10,000 viŝado/skriba ciklo (min.) por industria temperaturo, 100K (tipa)
5.Data EEPROM-memoro:
- 100,000 viŝado/skriba ciklo (min.) por industria temperaturo, 1M (tipa)
6.Mem-reprogramebla sub programara kontrolo
7.Power-on Reset (POR), Power-up Timer (PWRT) kaj Oscillator Start-up Timer (OST)
8.Flexible Watchdog Timer (WDT) kun sur-blata malalt-potenca RC-oscilatoro por fidinda operacio
9. Funkciado de la Horloĝa Monitoro de Malsukcesa Sekura:
- Detektas horloĝmalsukceson kaj ŝanĝas al surblata malalt-potenca RC-oscilatoro
Programebla koda protekto:
10.En-Circuit Seria Programado™ (ICSP™) programada kapablo
11. Elekteblaj Reĝimoj de Potenca Administrado:
- Reĝimoj Dorma, Neaktiva kaj Alterna Horloĝo
CMOS-teknologio:
12.Malalta potenco, altrapida Flash-teknologio
13.Larĝa funkcia tensio gamo (2.5V ĝis 5.5V)
14.Industriaj kaj Etenditaj temperaturoj
15.Malalta potenca konsumo
